高密度互连（HDI）印制板设计为电子领域一项专项设计技术，可为现代器件实现小型化、高性能电路集成。

HDI 设计并非单纯增加板层数量，而是融合细线路布线、微型孔、积层法叠构以及介质层精密管控等手段。借助上述特性，设计者可在更小面积内实现细间距器件互连，同时缩短信号路径、抑制多余孔残桩。

但要实现可靠的 HDI 设计，仅缩小线宽与孔径并不充分；叠层架构、孔型结构、布线策略、信号完整性以及制程能力必须协同匹配。

本指南按上述逻辑依次阐述 HDI 印制板核心设计决策要点，涵盖叠层架构、微孔结构、高密度布线、信号完整性以及制程约束。

PCB 设计中的 HDI 定义及其差异化特征

HDI 印制板设计，是相较于传统板，单位面积布线密度更高的印制板实现方案；该技术依托更细线路、微型孔以及先进叠层工艺达成。HDI 技术契合电子设备小型化发展趋势，智能手机、无人机、医疗可穿戴设备均依靠 HDI 在有限空间内集成复杂电路。HDI 的核心价值在于改善信号完整性、降低功耗：互连路径缩短可最大限度减小信号时延，对高速应用至关重要。

常规多层印制板主要采用机械钻制通孔。即便电气互连仅需连通一至两层，通孔仍贯穿整板，由此带来两类问题。

其一，通孔会占用无需实现电气互连层的布线通道；其二，通孔未利用段形成孔残桩，对高速信号产生不利影响。HDI 采用仅连通设计所需层的微型互连结构以规避上述问题。例如激光加工微盲孔可实现外层与相邻内层互连，而不贯穿其余板层，释放更多布线空间并大幅缩短孔残桩长度。

最终成型板可实现如下能力：

• 细间距球栅阵列与芯片级封装器件
• 在更小的 PCB 面积内实现更高互连数量
• 更短的信号互连路径
• 高速互连链路可控性更佳
• 产品尺寸更小、厚度更薄

但上述优势是以更严苛的制程公差为代价。图形特征尺寸越小，设计与工厂实际制程能力的匹配要求越高。因此 HDI 设计应当视作一套完整系统工程，而非简单堆砌各类微型 PCB 结构。

HDI 叠层架构设计：构建印制板底层基础

叠层架构为 HDI 印制板的底层框架，决定信号布线通道、参考平面布设位置、微盲孔互连形式、阻抗管控方案以及所需逐次压合次数。因此一套合理的 HDI 叠层方案，应以产品电气与机械可靠性要求为出发点，而非盲目追求更多板层。

HDI 叠层类型：1+N+1、2+N+2 以及任意层互连架构

入门至中级难度的 HDI 设计通常采用 1+N+1 或 2+N+2 架构：在传统芯板两侧各叠加一层或两层积层。该类结构可显著提升互连密度，同时规避全板任意层互连方案带来的高昂成本与良率风险。

1+N+1 HDI 叠层架构：

该架构为最简方案，适配入门级 HDI 设计；微盲孔仅实现外层与相邻第一层内层互连，其余板层仍采用常规通孔互连。该结构可实现可观的密度提升，且无需采用特殊复杂制程。

2+N+2 HDI 叠层架构：

微盲孔可跨两层互连；设计者可选用叠孔或错孔排布形式。叠置微盲孔可实现更高互连密度，但为保障可靠性，孔内需填充介质并完成孔壁电镀。

Any‑Layer（任意层互连）HDI 叠层架构：

通过多轮积层制程实现任意层互连结构，该类板广泛应用于旗舰智能手机与高端服务器。

重点在于，增加积层并不等同于优化设计。每增加一轮积层工序，都会抬升制程复杂度、对位精度要求、加工工序以及项目成本。因此设计者应当选用能够满足布线资源与电气指标的最低 HDI 复杂度方案。对多数产品而言，1+N+1 或 2+N+2 架构已可显著提升布线密度，无需采用复杂度更高的任意层互连构造。

介质材料与介质厚度选型

介质体系几乎决定 HDI 板所有核心电气特性；介电常数 Dk、损耗因子 Df、介质厚度、热膨胀特性以及压合适配性为重点评估参数。

成本敏感型项目普遍采用标准 FR4 基材；当高频工况下插入损耗与介质损耗成为关键约束时，高速设计需选用更低损耗介质材料。HDI 高度依赖薄介质层，薄介质层有利于实现如下目标：

• 控制微盲孔深度较小
• 维持合理的微盲孔厚径比
•  走线靠近参考平面布设
• 在细线路层实现阻抗特性管控
• 缩短互连层之间的垂直距离

但并非介质越薄越好。极薄介质层对压合偏差、树脂分布均匀性、表面粗糙度以及对位误差更加敏感。因此 CAD 叠层方案中标注的标称介质厚度，必须基于工厂压合后的实际制程能力来确定。

叠层对称性与铜箔分布均衡性

HDI 板通常要经历多轮逐次压合，后续装配阶段还会承受多次热冲击。上述每一道工序都会使板材发生明显的膨胀与收缩。由于铜与介质材料的热膨胀系数不一致，叠层上下两半铜分布一旦严重失衡，就会产生差值应力。直观后果就是板弯、板扭或者残余翘曲；当成品板厚小于 1 mm 时，这类变形问题的管控难度会急剧上升。

因此一套高可靠性 HDI 叠层方案应以机械对称性为设计起点。叠层以中心轴线镜像排布，使成对的铜参考平面与信号层距离芯板位置对称；成对层铜覆盖率尽量接近，电源、地平面均匀分配，板正反两侧介质厚度保持匹配。同时还需要考虑整板（Panel）层面的铜密度分布：即便叠层结构本身对称，如果板面单侧存在大面积空白区域或者大面积铺铜，依然会产生局部应力。

铜平衡的合格区间各家工厂标准并不统一，必须以供应商工艺规范为准，不能套用通用百分比指标。薄板结构会放大该效应：介质越薄、成品整体结构越轻薄，用来抵消铜分布失衡的机械裕量就越小。

参考平面与阻抗管控

叠层方案同时决定高速信号能否维持连续、低电感的回流路径。每一个信号层都应当紧邻完整参考平面，一般为地平面，少数场景可采用经过审慎规划的电源平面。一旦信号线与参考平面之间的介质厚度发生变化，特性阻抗也会随之改变。

因此叠层方案必须同步定义每一层信号通道位置、参考平面属性与连续性、压合后介质厚度、铜箔厚度、目标阻抗值以及允许公差范围。

单端网络典型阻抗目标约 50 Ω，差分对一般为 90～100 Ω；但精确值由芯片接口规范决定，不能直接套用通用经验值。由于 HDI 积层介质厚度常仅 50～100 μm，配套走线也更细，相比传统多层板，介质厚度、蚀刻因子的微小波动，都会造成阻抗百分比偏差明显放大。因此正确设计顺序是同步确定叠层与阻抗指标，再以此推算所需线宽线距；如果先定走线几何尺寸，再反过来强行调整叠层去适配，往往会牺牲互连密度或者电气性能。

HDI 微盲孔设计：微盲孔结构、叠孔形式与可靠性

叠层方案确定之后，下一项重点决策就是孔互连架构，这也是 HDI 和常规 PCB 设计差异最直观的地方。

HDI 设计中的微盲孔类型

微盲孔为激光钻孔成型，一般仅实现一对层之间互连。盲孔可将外层连接至一层或多层内层；埋孔则完全藏在板内部，不连通板面。这类孔消除了通孔带来的长残桩 stub；残桩如同天线，会引发信号反射、限制高速性能。盲孔与埋孔释放了外层布线通道，器件还可以直接布置在内层孔上方，大幅提升板面可利用空间。

叠置微盲孔密度上限最高，因为上下孔共用同一投影位置。下层孔必须先完成铜填孔与整平处理，才能在上层继续激光钻孔；在热循环工况下，上下填铜的结合界面容易成为疲劳失效点。

错孔结构将上下微盲孔焊盘错开排布，不存在叠孔结合界面，机械应力可以在介质内更均匀地分散。可靠性数据持续证明，错孔架构可承受更多轮热循环；叠孔方案一般只用在扇出资源极度紧张的高密度区域，也就是布线空间不足的位置。

当需要更高互连密度时，微盲孔可以采用同轴叠置或者错位排布：错位方案中每一个微盲孔都落在独立完整的承接焊盘上，而不是落在下层孔的填铜区域。任意层互连架构进一步延伸该思路，依靠多组微盲孔堆叠，实现所有层之间自由互连。

激光钻孔注意事项

激光钻孔成型 HDI 微盲孔，采用紫外 UV 激光或者 CO₂激光烧蚀介质，形成孔径通常 75～100 μm 的孔，孔深等于介质厚度。成型厚径比必须控制在 1:1 及以内；多数工厂为保证电镀可靠性，稳定量产目标控制在 0.75:1 甚至更低。承接焊盘尺寸比孔径大 100～150 μm，用来消化对位偏差，蚀刻后仍保留合格的孔环。

HDI PCB 布局与 BGA 扇出走线

孔结构确定之后，剩下的难点就是高效利用有限的布线通道，尤其是在细间距 BGA 周边。0.4 mm 及更小间距 BGA 的扇出走线需求，是设计者选用 HDI 板的主要原因之一。将微盲孔布置在焊盘内部或者 BGA 第一圈焊盘间隙位置，可以释放原本会被通孔占用的外层通道；多条线路能够从焊盘之间引出，大幅提升单层可从高密度芯片引出的信号数量。

实际扇出方案取决于 BGA 球距。0.65 mm 及以上大间距封装，很多时候仍可采用传统狗骨结构搭配少量盲孔完成扇出。0.5 mm 间距场景，盘内孔或第一圈间隙微盲孔就成为标准方案。0.4 mm 及以下细间距 BGA，如果要求焊球之间引出超过一条线路，通常需要在封装下方布置叠孔或者错孔微盲孔。这类场景下前两层积层承担高密度扇出，信号走出 BGA 投影区域之后，长线总线转移到芯板内层布线。

线宽线距上限决定焊盘之间可容纳的线路数量。当线宽做到 50～75 μm 级别时，蚀刻因子成为关键变量。侧蚀量必须受控，确保成型后铜截面仍满足载流能力与阻抗要求。因此设计者应采用供应商可稳定加工的工艺规则，而不是直接套用理论极限值。CAD 里看起来合规的规则，如果没有同步考量层偏、蚀刻补偿以及阻焊间距，生产时依然会出问题。

高密度扇出走线对信号回流路径也提出更高要求。信号离开 BGA 并换层时，回流电流必须随之切换。就近设置接地缝合孔或者保证参考平面连续过渡，即可维持完整回流路径。高速区域还可采用屏蔽孔栅栏或是接地共面结构，约束电磁场，降低密集扇出线路之间的串扰。随着 BGA 球距缩小、信号边沿速率加快，这类措施的重要性持续提升；对比传统多层板，HDI 板可用于构建干净回流回路的物理空间本身更小。

工程目标并不是强行把所有网络都布置在外层，而是为高密度芯片提供可靠的扇出通道、保留剩余布线资源，同时为关键信号维持连续回流路径。满足这三点，HDI 布线才具备可制造性与电气稳定性，而不是单纯比拼极限微小线条工艺。

高密度 PCB 设计中的信号完整性（SI）

薄介质是实现 HDI 微小线路结构的基础，但也带来阻抗管控难题。50 μm 介质相比常规 100～150 μm 芯板介质，单位长度耦合电容更大，因此线宽必须精细调整。介质厚度的加工公差会直接转化为阻抗偏差；所以叠层文档里必须同时标注标称厚度以及允许波动范围。

传统通孔残留的孔残桩会引发反射，在数 GHz 以上频率下该问题会急剧恶化。微盲孔直接终止在目标层，基本消除这类残桩；仅剩的残余孔桩长度等于承接焊盘厚度，即便在多 Gbps 速率下，该长度在电气上也属于短结构，这也是 HDI 最直观的电气优势之一。

仿真与实测对标形成设计闭环。设计者从成品板提取 S 参数，再和纳入真实介质参数、铜箔粗糙度、孔结构的仿真模型做对比。接收端眼图测试进一步验证链路是否满足时序与电压裕量。仿真和实测不一致，通常源于模型未纳入铜箔粗糙度、镀铜厚度波动或者层偏偏差；这些结论都可以沉淀到后续版本的设计中优化。

HDI PCB 设计准则与工艺规范

HDI 设计规则的核心，是让布局落在稳定可控的工艺窗口之内。下面这些要点，往往直接决定量产良率、可靠性，以及细间距 BGA 能否顺利完成扇出。

孔工艺规则

微盲孔孔径控制在 75～100 μm，厚径比控制在 0.8:1 及以内。承接焊盘尺寸预留充足余量消化对位偏差，蚀刻之后仍保留合格孔环。叠孔方案只在布线资源极度紧张的区域使用，其余区域优先选用错孔。盘内孔仅在满足填孔、板面整平以及孔顶封盖工艺条件下才允许采用。

线宽、线距与间距避让规则

只有供应商可以稳定控制蚀刻补偿与层偏时，才可以采用 50～75 μm 级别的线宽线距。焊盘到线路、铺铜到线路的避让距离，必须叠加工艺公差，不能只采用 CAD 理论标称间距。

叠层结构与铜分布均衡性

叠层保持对称。板正反两侧铜覆盖率、介质厚度相互匹配，以此降低翘曲风险。内层铜残留占比要维持在合适水平，保证压合阶段树脂流动均匀。只有走线和零散焊盘的铜密度偏低层，属于压合风险点；最简单的改善方式，就是在该区域增加符合图纸避让规则的填充铜皮。

走线与回流路径规划

高速走线紧邻连续完整参考平面布设；换层位置增设接地缝合孔。0.4～0.5 mm 间距 BGA 的扇出优先利用前两层积层资源，信号离开 BGA 芯片投影区域之后，长线网络再转入内层走线。

核心原则很简单：选用工艺可以稳定量产的最紧凑特征尺寸，而不是 CAD 软件理论上允许的极限最小值。

HDI PCB 可制造性设计指南及生产约束条件

HDI 工艺窗口由激光钻孔能力、对位精度、微盲孔电镀质量及逐次压合限制条件确定。在实际应用中，上述限制条件仅在投产前应用于实际设计时才有意义。因此，每份 HDI 订单均需经过标准化产前评审，评审范围不限于独立线路，还需核查铜箔分布、残铜率以及板层结构。

某一 HDI 输入案例充分体现该评审的必要性。L4 层版图仅包含走线及零散焊盘，无完整铜箔平面。该层残铜率远低于保证树脂均匀流动所需水平。在分步压合过程中，稀疏铜结构会造成树脂过度挤出，致使局部区域介质缺失，极易引发树脂缺胶以及压合爆板问题。

我方未直接采用原始文件投产，而是提出一项简易且符合工艺要求的优化方案：在 L4 层增设铺铜，铺铜与原有走线及焊盘保持 10 密耳的安全间距。新增铺铜将该层残铜率提升至安全范围，改善整板树脂流动均匀性，在不改变电路电气性能的前提下消除压合风险。铺铜效果详见附图。

此类优化措施是 HDI 可制造性深度检查的常规手段。该评审确认微盲孔孔径与厚径比处于激光加工工艺窗口内，承接焊盘及孔环满足对位公差要求，各层铜箔均衡性与残铜率符合生产厂商的压合规范。上述事项确认无误后，方可开展积层加工。

HDI 板设计应用领域

智能手机主板的核心要求为超高布线密度与超薄板厚。典型的 2+N+2 或 3+N+3 叠层结构，搭配主芯片下方的叠孔设计，可实现数千引脚的扇出，同时板厚控制在 0.8 mm 以内。通过多次自由跌落测试验证跌落可靠性；微盲孔填孔质量与铜箔均衡性是保障孔结构完好的关键要素。

可穿戴及音频设备常将刚性 HDI 区域与柔性线路结合。刚柔结合过渡区域需合理布设微盲孔，避免机械应力在孔界面处集中。弯折寿命测试与跌落测试共同验证所选孔结构可满足目标使用环境要求。

高速接口模块（网络或存储类）优先管控阻抗并减小残桩长度。关键 SerDes 通道采用微盲孔替代长通孔，仿真与实测一致性作为常规放行判定条件。当传输速率超过 25Gbps 时，HDI 选材需转向低损耗介质材料。

各类场景的工程思路一致：识别核心限制条件，选用可满足要求的最低复杂度 HDI 方案，并依据对应的可靠性应力条件验证方案。

HDI 设计常见问题

问题 1：PCB 设计中的 HDI 是什么？

PCB 设计中的 HDI 全称是 高密度互连，是一种采用精细走线、微盲孔以及先进层结构来提升布线密度的 PCB 设计方式。HDI 设计可在更小、更薄的板体上适配细间距器件，同时缩短信号路径、减小孔残桩。常见 HDI 结构包括 1+N+1、2+N+2 以及任意层互联叠层。